Avec Quickpath, Intel va refondre ses architectures serveurs 

Si l'on parle aujourd'hui beaucoup de l'architecture Nehalem, qui fera son apparition à la fin de l'année dans les serveurs bi-processeurs et sur les PC de bureau, c'est avant tout du fait de l'adoption par Intel d'une architecture de bus point à point similaire à celle d'AMD. QuickPath, c'est son nom, promet de révolutionner la conception des serveurs Intel, qu'il s'agisse des serveurs x86 ou, plus important pour certains, des serveurs Itanium. 

Le bus d'interconnexion QuickPath (QuickPath Interconnect ou QPI) est un bus point à point qui permet, à l'instar d'Hypertransport dans l'architecture d'AMD, d'interconnecter entre eux les différents composants d'un serveur. Dans sa déclinaison initiale, QuickPath dispose d'un débit bidirectionnel de 25,6 Go/s (2x12,8 Go/s  dans chaque direction) sur les puces serveurs Xeon gravées en 45 nm et de 19,2 Go/s (2x8,6 Go/s) sur les puces Itanium "Tukwila". L'adoption de QPI dans les puces Intel s'accompagne également de l'intégration dans chaque puce de contrôleurs mémoires à l'instar de ce qu'a déjà réalisé AMD avec l'Opteron. Les premières puces intégrant le bus QPI devraient être les nouvelles générations de Xeon "Nehalem" attendues en fin d'année ainsi que le prochain Itanium "Tukwila".

Des architectures plus simples, plus économiques et plus performantes

Pour les serveurs bi-processeurs, Quickpath va offrir deux grands avantages. Dans un premier temps, la technologie va permettre de simplifier les architectures des serveurs x86 Intel, comme Hypertransport l'a fait pour AMD. Ensuite QuickPath va doper les performances. Dans une configuration bi-processeur, chaque Xeon "Nehalem" disposera de deux bus QPI soit un total de plus de 50 Go de bande passante pour échanger avec les autres composants du système. Ces échanges se feront de plus avec une bien plus faible latence qu'avec l'ancien bus partagé des Xeon.

Dans la pratique, sur un système bi-processeur, chaque processeur sera relié à l'autre par deux liens QPI et disposera d'un lien vers le contrôleur d'entrées/sorties. L'adoption de QPI devrait donc se traduire par des gains massifs de performances pour toutes les applications faisant un usage intensif de la mémoire mais aussi des entrées/sorties. 

Une relance de la bataille AMD/Intel sur les serveurs x86 haut de gamme

Comme dans le cas des Opteron, l'intérêt de QPI devrait encore augmenter avec l'accroissement des liens disponibles sur chaque puce. Ainsi les successeurs des actuels Xeon MP (pour serveurs multi-processeurs), les Xeon "Nehalem EP", disposeront de trois liens QPI, de quoi assembler des systèmes capables d'accueillir jusqu'à 8 processeurs sans recourir à un chipset spécifique (pour mémoire, les actuels Xeon MP ne fonctionnent qu'en configuration quadri-processeur, sauf s'ils sont associés à un chipset spécifique comme celui qu'a développé IBM pour ses puces).

Pour ce segment très spécifique des serveurs x86 de haut de gamme, l'arrivée de QPI devrait donc se traduire par l'émergence de systèmes SMP Intel à 8 sockets offrant un rapport performance/prix inégalé par rapport aux systèmes Intel haut de gamme d'aujourd'hui. Il faudra toutefois attendre la seconde moitié de l'année 2009, et la sortie des Xeon "Nehalem EP", pour voir apparaître ces systèmes. Grâce à Hypertransport, HP et Sun proposent dès aujourd'hui des systèmes Opteron à huit voies, performants et relativement économiques.