HP dévoile ses Proliant Gen9, ses concurrents fourbissent leur riposte

HP a grillé la politesse à ses concurrents en dévoilant ses nouveaux Proliant Gen9 en amont du lancement par Intel de ses puces Xeon E5 v3. Cisco, Dell et IBM prépare leur riposte.

Comme à chaque veille de lancement d’une nouvelle génération de puces Xeon, la course aux préannonces est lancée entre les services marketing des différents constructeurs de serveurs. Un exercice largement futile, l’embargo édicté par Intel empêchant les constructeurs de dévoiler les caractéristiques essentielles de leurs nouvelles machines afin de préserver le secret de polichinelle qui entoure les spécifications et performances des dernières puces Intel.

Bill Veghte, dévoile les nouveaux Proliant Gen9

Bill Veghte, dévoile les nouveaux Proliant Gen9

C’est ainsi que la semaine Meg Whitman, la CEO d’HP, et Bill Veghte, le patron de la division entreprise d’HP, ont profité d’un webcast pour lever le voile sur les prochains serveurs ProLiant Gen9. Étant dans l’impossibilité de fournir des spécifications sur les processeurs et leurs performances, les deux responsables ont centré leur discours sur les innovations apportées par HP en matière d’administration des serveurs, de firmware et d’accélération.

Firmware UEFI, DDR4, SAS 12 Gbit/s et nouveaux modules iLO pour les Proliant Gen9

Pour les nouveaux Proliant Gen9, HP franchit enfin le pas de l’UEFI et tire un trait sur les BIOS traditionnels pour ces machines. L’adoption d’un firmware modulaire UEFI devrait permettre de sécuriser encore plus le processus de démarrage des machines, mais aussi d’ajouter des applications additionnelles durant le processus de boot.

HP a aussi fait évoluer les fonctions d’administration à distance de ses serveurs (iLO) en ajoutant le support d’API RestFul qui devraient permettre d’automatiser encore un peu plus les opérations de configuration et de maintenance des serveurs HP. Il est à noter que les Modules iLO des Proliant Gen9 ne sont pour l’instant pas supportés par le nouveau logiciel d’administration d’HP One View et ne devrait l’être que vers la fin de l’année.

Autre innovation, liée à l’adoption des nouveaux processeurs Intel, les ProLiant Gen9 adoptent la DDR4 en lieu et place de l’actuelle DDR3. HP a aussi dopé les capacités d’entrées/sorties de ses serveurs avec l’intégration en standard de contrôleurs SAS 12 Gbit/s au lieu des actuels contrôleurs SAS 6Gbit/s. De même, le constructeur a également dopé les performances de ses adaptateurs réseau Flexfabric à 40 Gbit/s (aussi bien pour les cartes que pour les adaptateurs sur carte mère).

Les premiers modèles dévoilés par le constructeur sont deux modèles racks économiques, les DL160 et DL180, ainsi que deux modèles plus évolués les DL 360 et DL 380. HP a aussi dévoilé le serveur tour bi-socket ML350 ainsi qu’une nouvelle lame serveur bi-socket, la BL460c. Le constructeur a enfin annoncé le lancement des nœuds serveurs XL230a et XL730f, destinés respectivement aux châssis Apollo 6000 et Apollo 8000.

Toutes ces machines devraient intégrer les nouvelles puces Xeon E5 v3 basées sur l’architecture « Haswell » d’Intel et gravées en 22nm. Les plus puissantes de ces puces, les Xeon E5-2699 v3 à 2,3 GHz devraient embarquer 18 cœurs contre 12 pour la génération actuelle. Plusieurs modèles à 14 cœurs devraient aussi être proposés de même que des modèles à 12 et 10 cœurs.

Cisco, Dell et IBM prêts à dévoiler leurs propres gammes Xeon E5 v3

Comme HP, Cisco devrait lever le voile sur sa nouvelle génération de serveur en avance sur le lancement d’Intel. Padmasree Warrior la CTO du constructeur devrait ainsi annoncer les nouveaux serveurs UCS de la marque, le 4 septembre dans un webcast mondial. Dell et IBM devraient quant eux dévoiler leurs nouvelles machines utilisant les puces Xeon E5 v3, le 8 septembre prochain. C'est en effet le même jour que Diane Bryant, la directrice du groupe Datacenter d’Intel devrait formellement annoncer les nouveaux Xeon et lever l’embargo sur les spécifications de ces processeurs. L’annonce s’effectuera en avant première de l’ouverture de l’Intel Developer Forum de San Francisco (qui se tiendra au Moscone Center du 9 au 11 septembre). L’un des points à surveiller lors de la conférence de Diane Bryant sera notamment le bon fonctionnement du support de la mémoire transactionnelle (instructions TSX). L’implémentation TSX sur les derniers Xeon E3 souffre en effet d’un bug qui a contraint Intel à invalider son support sur ces puces….

 

Pour approfondir sur Processeurs et composants

- ANNONCES GOOGLE

Close