Seagate et WD misent sur le RISC-V pour améliorer le stockage
Les deux fabricants de disques ont décliné cette architecture de processeur Open source avec l’objectif d’intégrer de la puissance de calcul dans les équipements de stockage.
Seagate Technology et Western Digital (WD), qui fournissent disques durs, SSD et autres composants liés aux baies de disques, ont chacun mis au point des design dédiés au stockage sur la base du processeur libre RISC-V.
Seagate présente en l’occurrence deux processeurs : l’un est intégrable dans les disques durs pour les accélérer, et l’autre est adaptable aux serveurs de stockage pour exécuter des tâches de maintenance avec un minimum d’énergie. Western Digital a – quant à lui – décliné l’architecture RISC-V en un cœur SwerRV, qui devrait servir de contrôleur Flash dans ses prochains SSD. Il prévoirait à terme de produire un milliard de ces cœurs par an.
« Utiliser RISC-V dans les disques durs peut servir à les agrémenter de fonctions de pointe pour un surcoût supplémentaire minime. »
Tom CoughlinDirecteur, Tom Coughlin & Associates
« RISC-V est un standard ouvert. L’utiliser dans les disques durs peut servir à les agrémenter de fonctions de pointe pour un surcoût supplémentaire minime, c’est-à-dire négligeable aussi bien pour les fournisseurs de stockage que pour les utilisateurs finaux », commente le consultant Tom Coughlin (Directeur de Tom Coughlin & Associates). Selon lui, le stockage et l’intelligence artificielle seraient les deux secteurs qui connaissent actuellement des développements autour du processeur RISC-V.
Le jeu d’instruction RISC-V, gratuitement utilisable par quiconque veut fabriquer un processeur compatible, présente un intérêt fonctionnel qui va au-delà du stockage. Mais si Western Digital et Seagate s’y intéressent autant, c’est parce qu’ils peuvent librement tailler dans l’architecture pour concevoir des cœurs de processeurs spécifiquement adaptés à leurs besoins. C’est l’une des différences majeures entre l’architecture Open source RISC-V et celle, commercialisée sous licence, des processeurs ARM : dans le cas des seconds, il faut broder des circuits autour d’un cœur polyvalent pour obtenir un processeur qui ne sert plus qu’au stockage.
Rendre les disques plus intelligents
Western Digital et Seagate placent beaucoup d’espoir dans l’architecture RISC-V. Selon eux, elle leur permettra de réduire la latence des disques, de consommer moins d’énergie, de produire plus rapidement des unités de stockage de plus grande capacité.
Car, en effet, la taille du stockage sera de plus en plus liée aux facultés de calcul : « la capacité des disques durs devrait atteindre 50 To d’ici à 2026. À cette échelle, le niveau de densité sera tel qu’il nécessitera des algorithmes sophistiqués pour positionner la tête de lecture/écriture sur un point du disque qui sera alors 30 000 fois plus petit que la largeur d’un cheveu humain. Et cet algorithme aura besoin de beaucoup de puissance de calcul », explique Richard Bohn, le directeur du développement du noyau RISC-V chez Seagate.
D’ici là, Seagate pourrait rapidement équiper ses disques durs de fonctions de maintenance, voire d’accélération des accès, similaires à celles que l’on trouve déjà sur certains SSD du marché. Il pourrait même le proposer avec une différence de coût moins marquée que celle observée sur les SSD. Pour autant, le fournisseur ne communique pour l’heure aucun calendrier.
Autre direction étudiée, Seagate prévoit d’utiliser les cœurs RISC-V pour construire des disques durs capables de traiter eux-mêmes les données, plutôt que de les déplacer vers des serveurs d’application. L’enjeu serait de réduire le trafic sur le réseau et les goulets d’étranglement au niveau des entrées-sorties.
Cette possibilité prendrait tout son sens dans les domaines du Edge Computing, car il reste compliqué de déployer des serveurs de calcul sur des lieux où sont produites les données. On pense par exemple à des disques durs capables de filtrer eux-mêmes les relevés des capteurs auxquels ils seraient accolés. De tels filtrages peuvent être utiles pour accélérer ensuite les applications d’analytique et de Machine Learning.
Seagate a commencé à travailler sur les processeurs RISC-V dès 2015. Cecil Macgregor, le responsable des ASIC au sein de Seagate, a indiqué que l’intégration de processeurs RISC-V dans les disques durs n’était qu’une première étape. À terme, Seagate compte également les décliner sur les contrôleurs des baies de stockage.
Renforcer la sécurité des périphériques
« Nous pouvons mettre au point très simplement une technologie de sécurité unifiée entre les caméras et les disques durs, qui saura générer des transferts de données authentiques. »
Richard BohnDirecteur du développement du noyau RISC-V, Seagate.
Mais l’un des domaines qui semble le plus intéresser les entreprises est celui de la sécurisation des données sur les lieux d’exploitation. Richard Bohn cite le cas des caméras de surveillance susceptibles de filmer un méfait : « il va arriver un moment où le propriétaire de la caméra devra prouver que la vidéo qui s’enregistre en continu sur ses dispositifs de stockage est fiable, qu’il ne s’agit pas d’un faux généré par une intelligence artificielle. Il s’agit typiquement d’une fonction qu’un processeur RISC-V peut prendre en charge. »
« Nous pouvons ainsi mettre au point très simplement une technologie de sécurité unifiée entre les caméras et les disques durs, qui saura générer des transferts de données authentiques », dit-il.
Lors du récent événement virtuel consacré aux dernières avancées autour des processeurs RISC-V et à l’occasion duquel les deux fournisseurs de stockage ont fait leurs annonces, John Morris, le directeur technique de Seagate, a justement présenté un prototype de terminal de confiance.
Il s’agit d’une carte contrôleur, intégrable dans tout objet connecté, bâtie autour d’un processeur spécialisé FPGA et intégrant le framework Open source Keystone. Keystone est une pile de fonctions conçues pour créer des environnements d’exécution enclavés à partir d’une architecture RISC-V. John Morris a précisé que Seagate évaluait par ailleurs d’autres frameworks, dont OpenTitan qui n’est pas lié aux processeurs RISC-V.
Une stratégie de conquête pour Western Digital
Lors de l’événement virtuel, Western Digital a, quant à lui concentré ses annonces sur le contrôleur de stockage flash qu’il a mis au point à partir de l’architecture RISC-V, mais Siva Sivaram, en charge de la stratégie chez le fabricant, a aussi parlé d’une stratégie plus vaste. Western Digital a l’ambition de mettre du RISC-V dans tous ses disques et SSD, dans tous ses tiroirs de disques, dans les contrôleurs de toutes ses baies de stockage et même dans tout matériel qui a trait au traitement des données.
« Le cœur SwerRV que nous avons développé sera dans tous les contrôleurs électroniques de nos produits. Aussi bien nos produits grand public, nos produits mobiles, que nos produits pour entreprises. »
Siva SivaramEn charge de la stratégie, Western Digital
« Le cœur SwerRV que nous avons développé sera dans tous les contrôleurs électroniques de nos produits. Aussi bien nos produits grand public, nos produits mobiles, que nos produits pour entreprises. Et, ce, qu’il s’agisse d’un simple disque ou d’un produit connecté au réseau », a dit le responsable de Western Digital ; en laissant entendre que WD pourrait incarner la locomotive d’un écosystème de puces RISC-V, que tout équipementier pourrait (lui) acheter afin d’accélérer ses matériels.
« Le fait qu’une entreprise de cette taille fasse passer l’ensemble de son portefeuille de produits sur une architecture RISC-V sera retentissant sur le marché », estime James Sanders, analyste chez 451 Research. « La première conséquence est que Western Digital va cesser d’acheter des licences ARM pour ses produits et qu’il va montrer à l’ensemble des acteurs combien cela lui fait économiser. » Pour autant, l’analyste se refuse à sonner le glas de l’ARM. « L’architecture RISC-V a encore beaucoup de chemin à parcourir pour gagner la maturité suffisante aux applications en dehors du stockage. »
En fait, Western Digital a mis au point son premier processeur équipé d’un cœur SweRV, noté « EH1 », il y a plus d’un an, pour des tests internes. Il en a ensuite partagé les plans en Open source sur la page GitHub de la CHIPS Alliance. À partir de là, plusieurs autres acteurs des semi-conducteurs auraient commencé à travailler autour, dont un « très grand acteur des GPUs », indique-t-il, sans préciser s’il s’agit de NVidia, propriétaire depuis peu d’ARM.
À présent, Western Digital publie deux nouveaux cœurs : le SweRV EH2 capable d’exécuter deux threads pour atteindre de hautes performances, et le SweRV EL2 moins puissant, mais à très faible consommation d’énergie. Ceux-ci seraient particulièrement compétitifs avec les processeurs ARM dans tout ce qui a trait au stockage et au réseau.
Les processeurs RISC-V de Western Digital auront par ailleurs l’avantage d’être accompagnés d’un contrôleur mémoire OmniXtend, également Open source, que le constructeur a mis au point l’année dernière pour remédier aux goulets d’étranglement au niveau du bus du processeur.
« OmniXtend n’est qu’une base. Mais elle constitue les fondements du chipset qui manque aujourd’hui à l’architecture RISC-V. J’exhorte la communauté RISC-V à prendre cette information comme un appel à passer à l’action » a lancé Siva Sivaram à la fin de son discours.
