Actualites

Hot Chips 2026 : le processeur Z d’IBM compatible ARM se dévoile

La prochaine génération de mainframes d’IBM disposera de processeurs dont les cœurs sauront exécuter directement des applications d’IA vendues pour des serveurs ARM.

Yann Serra
par
Publié le: 25 août 2026

IBM a profité de la conférence Hot Chips 2026, qui se tient cette semaine dans la Silicon Valley, pour détailler l’architecture de la prochaine génération de son processeur pour mainframes et dont la nouveauté la plus saillante sera de pouvoir exécuter des binaires compilés pour les processeurs ARM.

« Ce processeur représente une avancée architecturale majeure pour nos machines Z. En amenant une compatibilité ARM native, nous combinons l’accès à un écosystème logiciel qui se développe très rapidement dans le domaine de l’IA avec les qualités qui ont fait des systèmes IBM la base technique des activités commerciales actuelles », indique Christian Jacobi, le directeur technique d’IBM dans un communiqué.

On ignore encore le nom et la date de commercialisation de ce prochain processeur, mais on se doute qu’il équipera les machines Z18 attendues pour 2027. Il sera gravé avec une finesse de 2 nm et comportera 11 cœurs qui tourneront à la vitesse de 5,7 GHz, ainsi qu’un accélérateur DPU pour décoder et encoder les données en entrée/sortie. La génération actuelle, le Telum-II, lancé en 2025 dans les Z17, dispose de 8 cœurs à 5,5 GHz.

L’intention première d’IBM semble de permettre aux clients de ses mainframes d’utiliser directement les applications diffusées pour les serveurs ARM, sans devoir attendre de longues semaines avant que des développeurs recompilent leurs codes sources pour l’architecture Z. Cependant, Meredith Stowel – qui dirige les partenariats chez IBM – présente aussi cette avancée comme l’opportunité commerciale pour les éditeurs de vendre leurs applications d’IA à de très grands comptes : « Pour les fournisseurs de logiciels, il y aura l’opportunité d’étendre leurs solutions ARM dans des environnements qui exécutent des traitements critiques, à des entreprises fortement réglementées comme les banques, les télécoms, les institutions gouvernementales ou encore la grande distribution », écrit-elle dans un billet de blog.

Exécuter les applications directement, sans les recompiler

Rétrocompatibles avec tous les logiciels écrits pour ses grands ordinateurs depuis la fin des années 60, les mainframes d’IBM exécutent encore des applications tellement critiques pour des secteurs fortement réglementés qu’il serait trop dangereux de les redévelopper. Ces machines sont aussi conçues pour n’avoir aucun temps d’arrêt, grâce à une redondance des composants plus importante que dans des serveurs ordinaires. Et ce, jusque dans les cœurs des processeurs.

Tous ces avantages passent par l’utilisation d’une architecture processeur propriétaire, qui n’était jusqu’ici pas compatible avec les binaires x86 ou ARM des serveurs courants.

Dans un esprit d’ouverture, IBM avait ajouté, dès l’année 2000, la possibilité d’utiliser Linux sur ses mainframes, de sorte que toute application pour un serveur traditionnel peut être exécutée sur les machines Z, mais moyennant la recompilation de son code source.

Le fait d’intégrer une compatibilité ARM au niveau matériel suggère qu’il n’est désormais même plus nécessaire de recompiler le code source. Les applications diffusées sous forme binaire pour les serveurs ARM s’exécuteront directement sur la prochaine génération, comme si elles avaient été écrites pour les machines Z.

Les codes ARM et Z exécutés par les mêmes cœurs

IBM précise que son prochain processeur n’intégrera pas des cœurs ARM à côté des cœurs historiques Z. Ce sont les nouveaux cœurs Z qui auront la capacité d’exécuter directement des instructions ARM.

Techniquement, les cœurs qui composent les processeurs d’un mainframe supportent déjà plusieurs modes de fonctionnement au-dessus de leur microcode et l’utilisateur décide duquel, cœur par cœur. Chaque mode reconfigure l’utilisation des instructions (combinaison de plusieurs d’entre elles en une seule, extinction de certaines pour libérer plus de bande passante, etc.), de sorte à accélérer des usages.

Parmi ces modes, CP (Central Processor) donne accès à l’ensemble du jeu d’instruction historique. IFL (Integrated Facility for Linux) ne donne accès qu’aux instructions utiles à Linux. ZAAP (Z Application Assist Processor) combine certaines instructions de sorte qu’elles accélèrent les codes écrits en Java. ZIIP (Z Integrated Information Processor) fait de même pour accélérer les bases de données. Etc.

De plus chacun de ces modes est tarifé de manière différente par IBM, lequel facture ses machines selon les ressources utilisées.

Le microcode du jeu d’instruction CISC historique des processeurs Z n’est a priori pas capable d’exécuter un jeu d’instruction RISC comme celui des processeurs ARM. IBM n’a pas encore détaillé comment il allait s’y prendre pour que les cœurs puissent indifféremment passer de l’un à l’autre. Il n’a pas non plus encore communiqué sur le niveau de tarif d’un cœur quand il sera utilisé en mode ARM.

Pour approfondir sur Mainframes